�1。5微米的生产线，那么就在细节上下功夫！
随着小白同志的带领，张国栋他们进入到硅晶圆的制作室，硅晶圆是一切集成电路芯片的制作母材料。
“我们Intel采用的是柴可拉斯基拉晶法（CZ法），你们看，现在机器正在进行拉晶，首先要将特定晶向的晶种浸入过饱和的纯硅熔汤中，然后同时旋转拉出，硅原子便会依照晶种的晶向，乖乖的一层层往上涨，你们看，那儿，就是得到的晶棒。 当然我们Intel是不会使用这种原始的晶棒的，我们一般会采用FZ法将之再结晶，将杂质逐出，提高纯度与阻值。 ”
“各位，看看这里吧，这是对晶棒进行机械加工修边，毕竟刚刚拉出的晶棒外径可不会一致，修完边后我们便用X光绕射法定住主切面的所在，磨出该平面，再以内刃环锯，削下一片片的硅晶圆。 最后经过粗磨 （lapping）、化学蚀平 （chemical etching） 与拋光 （polishing） 等程序，得出具表面粗糙度在0。3微米以下拋光面之晶圆（至于晶圆厚度，与其外径有关） 。 ”
“各位，我给你们讲解得这样细致就是知道，即使给你们我们Intel一模一样的设备你们也不可能复制我们Intel的奇迹，要知道我们做到今天这一步可是经过了快20年的积累，有的时候经验这个东西不是你想学就能学会的。 你们看，如此现代化的设备多么令人迷醉，那么是拥有那么迷人的艺术气息，各位，难道你们不感叹么？”看得出，该小白是个设备狂，不过张国栋对于他说得也微微赞同，确实，即使将Intel的设备原样不动的搬到中国也同样生产不出达标的晶圆，说到底还是人的因素，经验这东西是需要摸索和沉淀的。 看看后世大众和上汽的合作，一模一样的零件就是生产不出让人满意的质量的汽车就可以知道，其实无论现代化进程有多高，人才是决定一切的因素。
“接下来，我会给你介绍一些设备，希望能让你们有所收获。 ”！~！
．．
第一百三十四章：开眼界
“我已经听我们Boss说了，你们中国目前也是有晶圆厂的，那么有些东西我就省略不讲了。 下面我就讲讲你们面前这座氧化炉吧。 大家知道，对硅半导体而言，只要在高于或等于1050℃的炉管中，通入氧气或水汽，自然可以将硅晶的表面予以氧化，生长所谓干氧层（dryz/gate oxide）或湿氧层（wet /field oxide），当作电子组件电性绝缘或制程掩膜之用。 氧化是半导体制程中，最干净、单纯的一种；这也是硅晶材料能够取得优势的特性之一。 硅氧化层耐得住850℃ ~ 1050℃的后续制程环境，是因为该氧化层是在前述更高的温度成长；不过每生长出1 微米厚的氧化层，硅晶表面也要消耗掉0。44微米的厚度。
氧化可以说是所以后续工艺的基础，硅氧化的质量决定了后续晶圆加工的质量，所以我们在氧化制程过程中也会遵循一些特点，当然，这也是我们Intel的独门诀窍。 ”说完，小白同志在仔细观察张国栋他们这群人的反映，让他得意的是这群来自中国的土包子果然都竖起了耳朵，嘿嘿，真以为独门诀窍是这么好学的么，即使告诉他们一点经验也无关紧要吧，不过当他看到张国栋那种淡然的表情又恼怒起来，心中更是涌起了一定要给张国栋一个震撼看看的情绪，这也让他不知不觉中将很多原本不打算讲地事情给讲了出来。 所以，冲动是魔鬼啊。
“氧化层的成长速率不是一直维持恒定的趋势，制程时间与成长厚度之重复性是较为重要的考量。 后长的氧化层会穿透先前长的氧化层而堆积在上面。 换句话说，氧化所需之氧或水汽，势必也要穿透先前成长的氧化层到硅质层。 所以如果要生长出更厚地氧化层，遇到的阻碍也越来越大。 一般而言，很少成长2微米厚以上之氧化层。 注意。 是2微米，这还是经过我们Intel苦心钻研地结果。 以前连2微米都很难达到。 干氧层主要用于制作金氧半（MOS）晶体管的载子信道（channel）；而湿氧层则用于其它较不严格讲究的电性阻绝或制程罩幕（masking）。 前者厚度远小于后者，1000~ 1500埃已然足够。 至于如何选择的问题就要根据自身的条件来调整这个比例了，毕竟对于一个如此烧钱的产业来说，产能在短时间内几乎是稳定的，连我们Intel也没办法做到半年一个厂。 我想世界上应该还没有一个厂具备我们这样地条件吧。 ”小白说完带着一点得意和挑衅的眼神望着张国栋他们，可惜张国栋他们来之前可是做足了功课的，要说芯片大户。 那绝对是Intel独霸天下，可要说晶圆厂，那就不是Intel一言堂了，所以我们的钟志华先生就有话说了，“虽然贵公司在晶圆生产方面达到了一个很高的产量，但是日本不是还有东芝，NEC等一系列公司的晶圆产能都比你们高么？”
到底还是20多岁的年轻人，像张国栋这样心理年龄达到五十岁的老家伙就不会去在意这些虚名。 他吹你只管让他吹就是了，又不会少一块肉，又不是什么涉及到祖国和民族尊严地事情，他吹得越猛，不是越方便自己闷声发大财么。 不过既然自己的员工已经开了口，自己这个做老板的当然要为他们出头了。 不然这些鬼佬还真以为自己这些人是什么都不知道的乡巴佬呢。 于是张国栋接过话说到。
“没错，日本的NEC在这方面的确是走上了贵厂地前面，要知道这个时候的日本可是号称的经济要很快的赶超你们美国！NEC的钱可是多到用不完呢，嘿嘿。 ”张国栋这家伙又在利用美国佬的民族自尊心，唉，虽然美国佬是彻头彻尾的没有民族的家伙，可好歹人家长年累月的站在世界最高位，虽然旁边还有一群伊万在虎视眈眈，可美国佬除了害怕他们的核武器以外还真什么都没有怕过。 现在竟然跳出了个不知死活地小日本，这可真刺痛了这些山姆大叔那高傲地心。
果然。 张国栋一提小日本。 眼前这位标准的撒克逊后代要不是身上穿着无尘衣可就真要跳起来了，打人不打脸。 张国栋这家伙太坏了，人家最出名地企业纷纷被小日本给买下了，而Intel在存储器市场更是被人打得落花流水。 要不是小日本孤寂美国的军事实力，不得不向山姆大叔的核武低头，计算机市场鹿死谁手还不知道呢。
不过怎奈张国栋他们是说的是实话，在真理面前总是没法反驳的，所以我们的小白同志一张脸，即使隔着一层膜也能让人看见那脸红得滴血了。 真是难为他了，只见他努力平息了一下自己的心情，嘴里还不断的念念有词，或许是说的冲动是魔鬼，冲动是魔鬼，谁知道了。 龙腾的这群家伙也不为几甚，毕竟，无论怎样人家总比自己的龙腾强多了吧，愉悦了一下自己也就罢了。
“对不同晶面走向的晶圆而言，氧化速率有异：通常在相同成长温度、条件、及时间下，｛111｝厚度≧｛110｝厚度＞｛100｝厚度。 注意，前面已经说过晶向和晶种了。 一般的新厂经常不会注意到晶向对氧化速率的影响。 导电性能比较好的的硅晶氧化速率较快。 适度加入氯化氢氧化层质地较佳，但氯化氢比较容易腐蚀管路，这需要很强的经验才能处理好这之间的平衡，所以新厂一般比较少用，而且我们Intel也马上就要淘汰这种技术了。 ”
“接下来我就要给你们讲讲氧化层厚度的量测了，测量可分破坏性与非破坏性两类。 破坏性测量是在光阻定义阻绝下。 泡入缓冲过地氢氟酸（BOE，Buffered Oxide Etch，系 HF与NH4F以1：6的比例混合而成的腐蚀剂）将显lou出来的氧化层去除，lou出不沾水的硅晶表面，然后去掉光阻，利用表面深浅量测仪（surface profiler or alpha step），得到有无氧化层之高度差。 即其厚度。 而非破坏性的测厚法，以椭偏仪 （ellipsometer） 或是毫微仪（nano…spec）最为普遍及准确。 前者能同时输出折射率（refractive index；用以评估薄膜品质之好坏）及起始厚度b与跳阶厚度a （总厚度 t = ma ＋ b），实际厚度 （需确定m之整数值），仍需与制程经验配合来判断。 所以我才说即使把我们Intel所有的机器搬过去你们也不一定能创造出我们Intel一样地奇迹，毕竟，最重要的还是人。 不同厚度地氧化层会显现不同的颜色，且有2000埃左右厚度即循环一次的特性。 有经验的可单凭颜色而判断出大约的氧化层厚度。 而我们Intel就有大量的技术人员能凭着一双眼睛判断出来。 不过如果超过1。5微米以上的厚度时，氧化层颜色便渐不明显。 ”
小白同志给张国栋他们一口气介绍了这么多也算难得了。 虽然在关键地方语焉不详，以及习惯性地跳跃省略，但结合着面前充满了现代化美感的设备和厂房，倒也让龙腾一干技术人员咋舌不已，原来以前真的是坐井观天了。 很多人在加入龙腾科技前，在国家的什么叉叉研究所，那条件，实在是。 虽然**时期中国的半导体产业曾经一度拉小自己跟世界先进国家的差距。 可是就像中国造原子弹一样，都是在极其简陋的环境中生产过来的实验室产品，对于这种大规模应用，造出来地东西就严重的缺乏市场竞争力。
“好啦，时间也差不多过去了两个小时了，头儿吩咐给我的是三个小时。 你们说说还想了解一些什么技术和设备？”虽然说心理有点不耐烦，但小白还是有点职业道德的，所以对于自己上司说的三个小时那是绝对不敢打折扣的。
张国栋他们稍微地讨论了一下，最后还是由张国栋决定看微影得了，毕竟有的东西可能让他们看到了Intel也不会说明，张国栋还没有神奇到只需要看一眼就知道相关技术，他知道这么多还是前世他当Intel的技术指导时乘机了解的，但他也不是万能的啊。
“OK，你们选择了微影，那么接下来我会分为五块来介绍它。 第一块儿自然是正负光阻了。 其实微影光蚀刻术起源于照相制版的技术。 这个我就不多作介绍。 相信很多资料上面都可以查找得到。 自1970年起，微影光蚀刻术开始大量使用于半导体制程之图形转写复制中。 原理在我们现在看来是特别简单的。 利用对紫外线敏感之聚合物，或所谓光阻之受曝照与否，来定义该光阻在显影液中是否被蚀除，而最终留下与遮掩罩幕，即光罩（mask）相同或明暗互补之图形；相同者称之正光阻，明暗互补者称之负光阻（negative resist）。 一般而言，正光阻，其分辨率及边缘垂直度均佳，但易变质，储存期限也较短，大约半年到一年之间，常用于学术或研发单位；而负光阻之边缘垂直度较差，但可储存较久，常为半导体业界所使用。 当然我这也只是一个建议，至于具体要如何用，当然得看你们自己了。 第二块儿就是我刚刚提到过的光罩。
光罩制作，是微影的关键技术之一。 光罩制作的方式已经经过了几十年地演进。 最开始地时候是由分辨率极差的缩影机技术，改良为直接以计算机辅助设计制造软件控制地雷射束或电子束书写机，在具光阻之石英玻璃 板上进行书写 （曝光），分辨率 （最小线宽） 也改进到微米的等级。 当然我们也得感谢软件技术地发展。 据我所知，张先生的公司也是世界上最出名的独立软件公司之一吧。 ”开来小白同志也不是完全的小白，好歹他还是知道这是由在Intel获得广泛尊敬的虞有程先生介绍过来的，得罪人也不能得罪得太狠，幸亏那还用过压缩软件，知道面前这位就是压缩霸王的掌门人，不大不小地拍了个马匹。
虽然人家表扬的是软件事业部地同仁。 和他们硬件事业部扯不上半点关系，但好歹也是一个公司的。 被打击了这么久，好不容易勃起一回，这些家伙终于是骄傲的昂起了头，连几个老家伙都一样，这也让张国栋不由得苦笑起来，这些家伙啊，真是给了一点阳光就灿烂。
“第三块儿就是对准机了。 其实 在学术或研发单位中。 电路上布局是非常简易的，一套电路布局可全部写在一片光罩中，甚至可以多次多重复。 加上加上学术上使用硅晶圆尺寸较小，配合使用的光罩本来就不大。 所以搭配使用的硅晶圆曝光机台为一般的光罩对准机，而且据我们Intel自己地研发人员说效果还是蛮不错的。 当然，换句话说，一片晶圆只需一次对准曝光，便可进行之后的显影及烤干程序。 当然只是一种简化的程序和步骤，但是效果还是很不错的。 不过在我们业界中，使用的晶圆那要比学术上的大得多，学术上用的晶圆片几乎就是我们地下脚料。 当然，光罩的大小一般是固定化的，我们不可能任意造出5寸或11寸大小的光罩来进行对准曝光：一来电子束书写机在制备这样大的光罩时。 会耗损巨量的时间，极不划算；二来，大面积光罩进行光蚀刻曝光前必须要与晶圆对准，要知道大面积精密定位及防震等问题，在业界看来是极为棘手地，为此所耗费的花费也是极大和极不划算的！所以我们工业界一般采用步进机进行对准曝光；也就是说，即使晶圆大到6寸或8寸，但光罩大小还是只需要小小的1~2寸见方。 这样做有明显的优点，一来光罩制备快速，二来小面积对准的问题也比较少；只是要曝满整片晶圆。 可能要往复花上数十次对准→曝光→移位的重复动作。 但即便如此。 由于每次对准→曝光→移位这个过程仅费时1秒左右，一片晶圆的总曝光时间仍控制在1分钟以内。 而保持了工厂的高投片率 （high through…put；即单位时间内完成制作之硅芯片数。 ）虽然不知道贵厂的晶圆是几寸地，但是我觉得你们最好还是一开始就使用步进机，毕竟也可以为后面积累一点经验。 ”小白同志是难得地说了几句诚恳话，不过他说得也确实有道理，虽然龙腾一下子上马6寸的项目有困难，但就像小白说地一样，经验！设备的使用也是需要经验的！张国栋认同的点了点头，主管晶圆的屠红刚博士那双眼睛又开始发起光来，本来自己手下的都去龙晶电子去实习了让他这个光杆司令是很不爽的，不过在听说张国栋要重新建设一座新的晶圆厂后他马上开心了起来，以后自己也就是一方诸侯了，现在又听说要买好设备，他当然高兴！
“第四块儿是光阻涂布 。 说实在的，这块儿很重要。 晶圆上微米厚度等级的光阻，是采用旋转离心（spin…coating）的方式涂布上去。 其典型程序包括：晶圆表面前处理：即在150°C下烘烤一段时间。 若表面无氧化层，要另外先上助粘剂，如HMDS，再降回室温。 换言之，芯片表面在涂敷光阻前要确保是亲水性。 第二步是送晶圆上真空吸附的转台，注入光阻，开始由低转速甩出多余的光阻并均布之，接着以转速数千转每秒，减薄光阻至所需厚度。 第三步将晶圆表层光阻稍事烤干定型，防止沾粘。 但不可过干过硬，而妨碍后续的曝光显影，这也是个度的问题，需要你们去反复实验，不可能一蹴而就，这没有一个固定的标准。 一般光阻涂布机的涂布结果是厚度不均。 尤其在晶圆边缘部份，可能厚达其它较均匀部份的光阻3倍以上。 另外，为了确保光阻全然涂布到整片晶圆，通常注入光阻的剂量